@MicroBitLab
侠影萍踪 暂无简介
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IM 指令集,支持中断,支持 RT-Thread Nano 3.1.5
verilog基础入门
EpicSim is a Verilog compiler. It is suitable for use as a simulator
verilog语言教程
用于记录本人FPGA及Verilog入门的仓库,学习基于野火征途系列FPGA开发板。
一个教学用的verilog项目
NetFPGA 1G infrastructure and gateware
FFmpeg 的中国 Git 镜像
FreeRTOS官方仓库克隆,用于学习最新FreeRTOS